## (19) 世界知的所有権機関 国際事務局



## 

(43) 国際公開日 2006 年4月20 日(20.04.2006)

## WO 2006/041042 A1

(51) 国際特許分類:

GOIS 7/28 (2006.01)

GOI占15刀0 (2006.01)

(21) 国際出願番号:

PCT/JP2005/018662

(22) 国際出願日:

2005年10月7日(07.10.2005)

(25) 国際出願の言語:

日木語

(26) 国際公開の言語:

日木語

ほ(1) 優先権子一タ: 特.顧 2004-300320

2004年10月14日(14.10.2004)


(71) 出願人 (米国を除 <全ての指定国について): アンリ ツ株式会社 (ANRITSU CORPORATION) [JP/JP]; 〒 2438555 神奈川県厚木市恩名五丁目1番1号 Kcmagawa (JP),松下電器產業株式会社 (Matt ushita Electric Industrial Co., Ltd.) [JP/JP]; 〒5718501 大阪府門真市 大字門真 1 0 0 6 番地 Osaka (JP).

- (72) 発明者;および
- (75) 発明者/出願人 (米国についてのみ): 内野 政治 (UCHINO, Masaharu) [JP/JP].
- (74) it理人:鈴江武彦,外(SUZUYE, Takehiko et al.); 〒 1000013 東京都千代田区霞が関3T 目7番2号鈴業 特許綜合事務所内 Tokgo (JP).
- (81) 指定国(表示のない限り、全ての種類の国内保護が 可能): AE, AG, AL, AM, AT, AU, AZ, BA, BB, BG, BR, BW, BY, BZ, CA, CH, CN, CO, CR, CU, CZ, DE, DK, DM, DZ, EC, EE, EG, ES, FI, GB, GD, GE, GH, GM, HR, HU, ID, IL, IN, IS, JP, KE, KG, KM, KP, KR, KZ, LC, LK, LR, LS, LT, LU, LV, LY, MA, MD, MG, MK, MN, MW, MX, MZ, NA, NG, NI, NO, NZ, OM, PG, PH, PL, PT, RO, RU, SC, SD, SE, SG, SK, SL, SM, SY, TJ, TM, TN, TR, TT, TZ, UA, UG, US, UZ, VC, VN, YU, ZA, ZM, ZW
- (84) 指定国(表示のない限り、全ての種類の広域保護が可 能): ARIPO (BW, GH, GM, KE, LS, MW, MZ, NA, SD,

/続葉有基

(54) Title: SMALL AND LOW POWER CONSUMPTION SHORT PULSE RADAR HAVING TIME LAG BETWEEN TRANS-MISSION AND RECEPTION ARBITRARILY VARIABLE WITH HIGH TIME RESOLUTION AND ITS CONTROL METHOD

(54)発明の名称:送受信間の遅延時間を高い時間分解能で任意に可変できる小型で且つ消費電力が少ない短パルス レーダ及びその制御方法



- **PULSE GENERATOR**
- OSCILLATOR
- POWER AMPLIFIER LINEAR MULTIPLIER
- SAMPLE AND HOLD
- **PULSE GENERATOR**
- 40 TRIGGER SIGNAL GENERATING SECTION
- 50 CONVERTER
- SIGNAL PROCESSING SECTION
- 52 CONTROL SECTION

(57) Abstract: A short pulse radar and its control method wherein the first level transition timing of a variable period pulse outputted from a variable period pulse generator including a direct digital synthesizer (DDS) after receiving an instruction of search is employed as a reference timing, a signal making a level transition at the reference timing or after a fixed time lag from the reference timing is generated and outputted as a transmission trigger signal, and a signal making a level transition with a time lag equal to a half of the period of the variable period pulse or an integral multiple of the period from the output timing of the transmission trigger signal is generated and outputted as a reception trigger signal. Time lag between the transmission trigger signal and the reception trigger signal can be made variable by previously making the frequency data of the DDS variable depending on the relation between the frequency data stored in a memory and the time lag between transmission and reception. Consequently, the time lag between transmission and reception can be made variable arbitrarily with high time resolution and low power consumption through a simple arrangement.

SL, SZ, TZ, UG, ZM, ZW), -xーラシア (AM, AZ, BY, 添付公開書類: KG, KZ, MD, RU, TJ, TM),  $\exists -\Box y / (AT, BE, BG,$ CH, CY, CZ, DE, DK, EE, ES, FI, FR, GB, GR, HU, IE, IS, IT, LT, LU, LV, MC, NL, PL, PT, Ro, SE, SI, SK, TR), OAPI OF, BJ, CF, CG, CI, CM, GA, GN, GQ, GW, ML, M瓦 NE, SN, TD, TG).

## — 国際調査報告書

2文字コード及び他の略語については、定期発行される 各 PCTガゼットの巻頭に掲載されている「コードと略語 のガイダンスノート」を参照。

(57) 要約:

本発明の短パルスレーダ及びその制御方法では、ダイレクトデジタルシンセサイザ (DD S) を含西 可変周期パルス発生器から出力される可変周期パルスが、探査指示を受けてから最初にレベル遷移した タイミングを墓準タイミングとし、その基準タイミングまたほこの基準タイミングから固定時間分遅れ てレベル遷移する信号を生成して送信トリガ信号として出力し、その出力タイミングから可変周期パル スの半周期分あるいはその整数倍遅延したタイミングにレベル遷移する信号を生成して受信 トリガ信号 として出力するように構成される。そして予め、メモリに記憶されている周波数デ~タと送受信間の遅 延時間  $\iota$  の関係に基づいて、DDSの周波数データを可変することにより、送信 トリガ信号 と受信 トリ ガ信号との間の遅延時間を可変にすることができる。このため、簡単な構成で、低消費電力で且つ送受 信間の遅延時間を高い時間分解能で任意に可変とすることができる。